原理圖這東西圈外人聽起來就是“畫電路圖”但在電子設(shè)計(jì)里它比你想象中重要得多。我這些年畫過不少板子從單面板到四層高速板最深的體會(huì)是原理圖不是畫完就算完它是整塊板子的“設(shè)計(jì)合同”。PCB上每一根銅皮走線、每一個(gè)元件擺位都源自這張圖紙上的邏輯連接。很多人一上來就急著畫PCB結(jié)果中途返工改到崩潰大概率就是原理圖階段埋的雷。這篇就把我畫原理圖的完整經(jīng)驗(yàn)梳理一遍從設(shè)計(jì)思維到工具實(shí)操再到踩坑記錄適合剛?cè)胄械膶W(xué)生、想規(guī)范流程的硬件工程師也適合想弄清楚“為什么我畫的東西總出問題”的開發(fā)者。1. 原理圖到底是什么為什么值得認(rèn)真畫1.1 原理圖的三重身份放在工作臺(tái)前的一塊空PCB本質(zhì)上是銅箔和介質(zhì)層的物理實(shí)現(xiàn)。原理圖則是這個(gè)物理實(shí)現(xiàn)的“邏輯藍(lán)圖”它同時(shí)承擔(dān)三個(gè)角色給工程師看的可讀文檔、給仿真工具用的數(shù)學(xué)模型、給PCB工具和代工廠用的網(wǎng)表來源。可讀的文檔設(shè)計(jì)意圖、供電架構(gòu)、器件選型、信號(hào)流向全都要靠這張圖紙讓另一個(gè)工程師在半小時(shí)內(nèi)看懂。圖紙上不僅是連線也是你的設(shè)計(jì)思路包括為什么用這顆芯片、為什么這樣電源分區(qū)、哪條信號(hào)需要特殊處理?？煞抡娴哪Ｐ秃芏喾抡婀ぞ呷鏛Tspice、PSpice、Multisim第一步就是導(dǎo)入或手工繪制原理圖把電路元件的電學(xué)模型串聯(lián)起來做瞬態(tài)、AC、DC、蒙特卡洛等分析。原理圖一旦有錯(cuò)誤仿真結(jié)果就會(huì)以詭異的方式暴露出來?？缮a(chǎn)的網(wǎng)表這是原理圖最關(guān)鍵的下游產(chǎn)物。在絕大多數(shù)EDA工具里原理圖通過編譯生成網(wǎng)表文件網(wǎng)表記錄所有元件位號(hào)、封裝、電氣連接點(diǎn)PCB布局布線工具必須基于它工作。沒有網(wǎng)表你手工在PCB上畫的每一根線都是“無源之水”。也就是說原理圖質(zhì)量的優(yōu)劣直接影響后續(xù)仿真、Layout乃至代工廠裝配環(huán)節(jié)的效率。它不是一個(gè)“流程產(chǎn)物”而是整條設(shè)計(jì)鏈的源頭。1.2 畫原理圖的三種典型思路我觀察過身邊很多人畫原理圖發(fā)現(xiàn)基本逃不出三種思路。第一種叫“連線優(yōu)先”。這類人把原理圖當(dāng)成畫線條的游戲從芯片引腳拉一根線到另一個(gè)芯片引腳拉不直就瘋狂調(diào)整做出來的圖密密麻麻像蜘蛛網(wǎng)。這類圖紙最大的問題是看的人完全不懂信號(hào)從哪里來、到哪里去后期一旦要加一個(gè)去耦電容就要在一堆線里找半天。第二種叫“仿真優(yōu)先”。這類人更關(guān)心Spice模型和波形直接在一個(gè)未知引腳上掛激勵(lì)源忽略實(shí)際器件型號(hào)和驅(qū)動(dòng)能力結(jié)果做出來的原理圖只能在仿真軟件里運(yùn)行無法落地成真實(shí)硬件。第三種是我推薦的方式叫“模塊化優(yōu)先”。動(dòng)手之前先把電路拆成功能單元比如電源入口、MCU核心、模擬前端、通信接口、驅(qū)動(dòng)輸出每個(gè)單元獨(dú)立成頁或獨(dú)立畫塊然后明確單元之間的接口信號(hào)最后再動(dòng)手連線。這樣畫出來的圖紙自己看得懂、別人看得懂、以后自己回來看也能快速回憶起來。注意模塊化優(yōu)先不是“畫圖技巧”而是“思維習(xí)慣”。它逼著你在畫每條線之前先想清楚這條信號(hào)到底屬于哪個(gè)功能域。1.3 原理圖的“信息層”決定了它的長期價(jià)值原理圖上了生產(chǎn)線之后生命周期剛開始。之后三年內(nèi)可能要做改版、做BOM替換、做故障分析這時(shí)候圖紙上的“注釋”、“版本歷史”、“設(shè)計(jì)說明”和“命名規(guī)范”比連線本身還要值錢。我見過太多人的原理圖頁面里元件名字永遠(yuǎn)是U1、R1、C1網(wǎng)絡(luò)名永遠(yuǎn)是NetC1_1、NetR5_2整張圖沒有一行文字說明。幾個(gè)月后自己回來看根本不知道這顆電容是干嘛的。所以我現(xiàn)在堅(jiān)持每次畫圖都做三件事每個(gè)電源軌命名成3V3、5V_IO、VDD_MCU根絕命名混亂關(guān)鍵器件旁邊加注釋比如“此電阻用于設(shè)置LED電流100R對(duì)應(yīng)10mA”圖紙右下角的版本框里寫清Rev A、Rev B以及每次改動(dòng)的時(shí)間點(diǎn)這些信息不消耗時(shí)間卻能在后期節(jié)省無數(shù)排查問題的時(shí)間。2. 工具選型我實(shí)際用過的EDA以及選擇邏輯2.1 免費(fèi)/開源陣營KiCad 是大多數(shù)人的起點(diǎn)如果你剛接觸原理圖或者暫時(shí)沒有預(yù)算約束我的建議是直接上KiCad。它是開源軟件里目前做得最成熟的PCB套件支持完整的原理圖繪制、仿真界面、PCB布局、Gerber導(dǎo)出而且跨平臺(tái)Windows、macOS、Linux都能跑。KiCad的優(yōu)勢(shì)不是“免費(fèi)”而是生態(tài)。庫文件非常豐富官方維護(hù)了大量常用元件符號(hào)和封裝社區(qū)里也有海量第三方庫比如Digi-Key、SparkFun、Adafruit的庫。對(duì)學(xué)習(xí)者和個(gè)人項(xiàng)目來說KiCad完全夠用。用KiCad畫圖的流程是這樣的新建工程后原理圖編輯器里可以放置符號(hào)Symbol和連線元件庫和封裝庫通過“符號(hào)-封裝映射”關(guān)聯(lián)編譯原理圖后用“網(wǎng)絡(luò)表生成”導(dǎo)出給PCB編輯器。KiCad 6之后的版本還加入了內(nèi)置的ERC更細(xì)致的檢查機(jī)制對(duì)電源引腳、未連接引腳的規(guī)范化做了很嚴(yán)格的處理。2.2 國產(chǎn)工具的生態(tài)閉環(huán)立創(chuàng)EDA很適合快速落地如果你需要頻繁下單打樣或者想盡快做出實(shí)物驗(yàn)證那么立創(chuàng)EDA嘉立創(chuàng)EDA值得認(rèn)真考慮。這個(gè)工具最大的特點(diǎn)是“設(shè)計(jì)-下單”無縫銜接原理圖里的元件幾乎都能在立創(chuàng)商城找到對(duì)應(yīng)型號(hào)一鍵添加封裝和價(jià)格生產(chǎn)時(shí)直接從EDA里生成Gerber和位號(hào)圖在線下單非?？?。從繪圖邏輯上看立創(chuàng)EDA和KiCad、Altium很相似支持網(wǎng)絡(luò)標(biāo)簽、分頁原理圖、ERC檢查、BOM導(dǎo)出等標(biāo)準(zhǔn)功能。它有兩種形態(tài)網(wǎng)頁版和專業(yè)版桌面版。個(gè)人體會(huì)是立創(chuàng)EDA的優(yōu)點(diǎn)是省心特別是對(duì)于中小批量原型驗(yàn)證整個(gè)生態(tài)非常順暢缺點(diǎn)是當(dāng)工程規(guī)模較大、設(shè)計(jì)復(fù)雜度高時(shí)網(wǎng)速和性能偶爾有瓶頸而且底層庫的第三方擴(kuò)展能力不如KiCad靈活。如果你經(jīng)常做小批量的畢業(yè)設(shè)計(jì)、課程項(xiàng)目、開源硬件打樣它是個(gè)好選擇。2.3 商業(yè)大廠工具Altium Designer 到底強(qiáng)在哪里很多公司招聘硬件工程師時(shí)會(huì)在職位要求里寫“熟悉Altium Designer”這個(gè)工具的普及率確實(shí)很高。它的強(qiáng)大之處在于一體化的設(shè)計(jì)環(huán)境和協(xié)同能力原理圖、PCB、BOM、供應(yīng)鏈管理在一個(gè)項(xiàng)目里閉環(huán)還有完整的版本控制和團(tuán)隊(duì)庫管理。Altium上手比KiCad陡一些界面信息密度高快捷鍵多元器件庫生態(tài)雖然成熟但很多企業(yè)需要建自己的私有庫。軟件的授權(quán)費(fèi)用偏高個(gè)人開發(fā)者不太推薦但如果你將來要去大型硬件公司工作在熟練度上提前練習(xí)有好處。我個(gè)人的選擇邏輯很簡單學(xué)習(xí)階段用KiCad或者立創(chuàng)EDA因?yàn)椴粫?huì)有授權(quán)負(fù)擔(dān)且功能完全滿足需求工作階段跟隨公司的規(guī)范和工具鏈一般是Altium或其他商業(yè)工具。工具只是載體畫圖的邏輯是相通的。2.4 快速選型建議表工具上手難度成本生態(tài)環(huán)境適合場(chǎng)景KiCad低免費(fèi)開源官方社區(qū)庫豐富跨平臺(tái)個(gè)人項(xiàng)目、學(xué)習(xí)、開源硬件立創(chuàng)EDA低免費(fèi)/部分功能收費(fèi)與立創(chuàng)商城打通下單方便快速原型、小批量打樣Altium Designer中高商用授權(quán)企業(yè)級(jí)庫管理、團(tuán)隊(duì)協(xié)同強(qiáng)企業(yè)產(chǎn)品研發(fā)、高速板設(shè)計(jì)Cadence OrCAD高商用授權(quán)仿真和規(guī)則驅(qū)動(dòng)強(qiáng)大型復(fù)雜系統(tǒng)、軍工/通信行業(yè)3. 繪制原理圖的核心邏輯與規(guī)范3.1 模塊化思維把電路拆成功能塊再組裝我畫原理圖的第一步永遠(yuǎn)是“拆方塊”。比如說設(shè)計(jì)一個(gè)帶藍(lán)牙控制的智能燈控板它至少包含AC-DC電源模塊、MCU最小系統(tǒng)、藍(lán)牙模塊、LED驅(qū)動(dòng)電路、按鍵輸入和狀態(tài)指示燈。在紙上先把這些方塊畫出來然后考慮每個(gè)方塊之間的接口電源模塊輸出5V和3V3MCU通過UART和藍(lán)牙模塊通信通過PWM控制LED驅(qū)動(dòng)按鍵輸入接GPIO指示燈由GPIO控制。這個(gè)流程圖不需要精確但它能在動(dòng)手畫圖前把系統(tǒng)邊界理清楚防止畫到一半發(fā)現(xiàn)漏了某個(gè)功能塊。3.2 網(wǎng)絡(luò)標(biāo)號(hào)看不見的“連接線”原理圖里最容易被新手忽略的元素是網(wǎng)絡(luò)標(biāo)號(hào)。它本質(zhì)上是一個(gè)虛擬的“命名導(dǎo)線”只要兩個(gè)引腳上被命名的網(wǎng)絡(luò)名相同它們就算連接在一起即使它們?cè)趫D紙上物理距離很遠(yuǎn)。網(wǎng)絡(luò)標(biāo)號(hào)真正的價(jià)值在于讓圖紙變得干凈。如果不允許用網(wǎng)絡(luò)標(biāo)號(hào)所有的連接都要畫線完成幾十條線交織在一起讀圖體驗(yàn)極差。不僅如此網(wǎng)絡(luò)標(biāo)號(hào)還方便了信號(hào)的“跨頁連接”在分頁原理圖中跨頁信號(hào)通過統(tǒng)一的網(wǎng)絡(luò)名聯(lián)系。我在畫圖時(shí)一般遵守這些命名規(guī)則電源軌3V3、5V0、VDD_MCU、VDD_IO、VBAT地GND、PGND、AGND區(qū)分模擬地、功率地時(shí)鐘信號(hào)CLK_32K、CLK_8M通信接口I2C_SCL、I2C_SDA、SPI_CS、UART_TX、UART_RX控制信號(hào)EN_3V3、PWM_LED、KEY_ENTER網(wǎng)絡(luò)名叫得好整個(gè)項(xiàng)目后期調(diào)試和溝通會(huì)輕松非常多。另外網(wǎng)絡(luò)名千萬不要起得像C1、R4這種重復(fù)的簡單編號(hào)否則設(shè)備上電后連哪根線是哪個(gè)信號(hào)都分不清。3.3 電源、地、信號(hào)三類網(wǎng)絡(luò)的畫法紀(jì)律電路上電氣屬性本質(zhì)上可以分為三類電源、地、普通信號(hào)。這三類網(wǎng)絡(luò)在畫法上要有截然不同的紀(jì)律。電源電源軌建議用特殊的電源符號(hào)和電源標(biāo)號(hào)畫而不是隨手拉一根線。常見規(guī)范是電源用“電源豎線軌道名稱”表示每個(gè)電源網(wǎng)絡(luò)都要明確標(biāo)注電壓值芯片的電源引腳要就近放去耦電容每一個(gè)電源引腳都建議單獨(dú)連接一個(gè)去耦電容到地不要共用。常用做法是0.1uF加1uF或10uF組合具體值視電源紋波要求而定。地地網(wǎng)絡(luò)是整個(gè)系統(tǒng)設(shè)計(jì)的“基準(zhǔn)面”。在原理圖階段就要區(qū)分模擬地、數(shù)字地、功率地。雖然有些工程師會(huì)把所有地都畫成AGND和DGND然后在PCB單點(diǎn)連接但前提是原理圖里就要把這個(gè)邏輯體現(xiàn)出來否則到了Layout階段再改連接關(guān)系代價(jià)極高。信號(hào)普通信號(hào)線保持最短路徑、最少交叉必要時(shí)用跳線跨頁。對(duì)于高速信號(hào)原理圖階段就要留意阻抗匹配、差分對(duì)和參考平面的說明寫在注釋里留給Layout工程師參考。3.4 電氣規(guī)則檢查到底在檢查什么每個(gè)EDA工具都有“電氣規(guī)則檢查”ERC相當(dāng)于編譯原理圖。它主要檢查以下幾類問題引腳類型沖突比如輸出接到另一個(gè)輸出、電源引腳接地、輸入腳懸空單點(diǎn)連接網(wǎng)絡(luò)只連接了一個(gè)引腳通常是漏接網(wǎng)絡(luò)上存在同名校驗(yàn)大小寫區(qū)分、空格問題導(dǎo)致的“看似同名實(shí)不同”電源和地的連接沖突元件位號(hào)的重復(fù)或缺失ERC報(bào)告是原理圖階段最直接的“質(zhì)檢員”。我在編譯之后一定會(huì)逐條看ERC報(bào)告哪怕是一個(gè)Warning也要點(diǎn)開看原因。很多PCB階段才暴露的問題其實(shí)在原理圖ERC這一步就能被及時(shí)發(fā)現(xiàn)。提示不要只追求ERC零錯(cuò)誤。零錯(cuò)誤不等于設(shè)計(jì)正確因?yàn)镋RC不會(huì)檢查功能邏輯但它確實(shí)能篩掉大部分低級(jí)筆誤和接線錯(cuò)誤。4. 從空白畫布到可交付的原理圖完整實(shí)操流程4.1 建工程、設(shè)置圖紙把地基打?qū)Σ还苁荎iCad還是立創(chuàng)EDA我都建議先新建工程再設(shè)置圖紙參數(shù)。圖紙大小一般選A4或A3標(biāo)注單位和精度要保持一致。大項(xiàng)目建議直接用多頁原理圖而不是把幾十個(gè)功能塊塞進(jìn)一張圖。設(shè)置圖紙時(shí)還要注意兩件事填寫標(biāo)題欄、定義頁間連接。標(biāo)題欄包含項(xiàng)目名稱、設(shè)計(jì)者、日期、版本頁間連接可以依靠網(wǎng)絡(luò)標(biāo)號(hào)實(shí)現(xiàn)不需要在每個(gè)跨頁信號(hào)上加復(fù)雜語法。在KiCad里新建工程時(shí)會(huì)自動(dòng)生成一個(gè).kicad_pro文件和一些默認(rèn)目錄建議額外建幾個(gè)子目錄schematic原理圖文件、library自建庫、outputBOM、PDF、Gerber。這些目錄管理習(xí)慣會(huì)在項(xiàng)目后期大幅提高效率。4.2 擺放元件庫的選擇、位號(hào)規(guī)劃和極性檢查在原理圖編輯器里放置元件最關(guān)鍵的一步是“選對(duì)庫里的符號(hào)”。很多新手圖省事隨便從系統(tǒng)庫拉一個(gè)名稱相似的元件進(jìn)來導(dǎo)致引腳定義跟實(shí)際芯片手冊(cè)差異巨大后期調(diào)試時(shí)極易誤導(dǎo)。所以我建議的流程是先查芯片手冊(cè)確認(rèn)引腳數(shù)量、名稱和功能搜索EDA庫里匹配的符號(hào)核對(duì)引腳定義是否一致如果庫里的符號(hào)不匹配自己新建一個(gè)符號(hào)而不是將就擺放時(shí)給元件位號(hào)規(guī)劃一個(gè)粗略的區(qū)間比如U開頭的IC放在核心區(qū)R開頭電阻按模塊分組C開頭的電容按用途分組。這樣在生成BOM時(shí)BOM清單可以用位號(hào)排序方便采購和貼片。另外在原理圖階段就要檢查極性元件。電解電容、鉭電容、二極管、LED、穩(wěn)壓管它們?cè)谠韴D符號(hào)上通常有正負(fù)極標(biāo)記畫的時(shí)候一定要確認(rèn)方向。到了PCB階段極性搞反輕則上電冒煙重則燒毀整塊板子。4.3 連線與放置網(wǎng)絡(luò)標(biāo)簽正確連接方式連接方式有兩種直接連線和網(wǎng)絡(luò)標(biāo)簽。我的經(jīng)驗(yàn)是短距離、直觀的連接用直接連線跨頁、跨模塊、遠(yuǎn)距離的信號(hào)用網(wǎng)絡(luò)標(biāo)簽在KiCad里直接連線時(shí)注意光標(biāo)要精準(zhǔn)捕捉到引腳端點(diǎn)連接后引腳上會(huì)有一個(gè)小方塊表示“已連接”。如果引腳沒有連上編譯時(shí)ERC會(huì)亮出“未連接引腳”的錯(cuò)誤。我經(jīng)常看到新手在圖上連了一根線實(shí)際上因?yàn)闆]捕捉到引腳線只是漂浮在旁邊。放置網(wǎng)絡(luò)標(biāo)簽時(shí)命名一定要帶意義。比如“CLK_8M”比“NetC1_1”好得多。KiCad支持自動(dòng)給選中網(wǎng)絡(luò)添加標(biāo)簽快捷鍵是L或通過菜單插入網(wǎng)絡(luò)標(biāo)簽標(biāo)簽文本放在引腳上方與引腳的“連接點(diǎn)”對(duì)齊。放置電源符號(hào)也要注意在默認(rèn)情況下電源符號(hào)是有電氣意義的它不是普通導(dǎo)線不是“看起來接上了就行”。例如在KiCad中使用電源符號(hào)3V3會(huì)生成一個(gè)全局電源網(wǎng)絡(luò)跟直接連一根線到某個(gè)網(wǎng)絡(luò)在電氣上等效。但如果混用普通導(dǎo)線和電源符號(hào)要特別當(dāng)心網(wǎng)絡(luò)名沖突。4.4 編譯與ERC讓電腦替你做一遍“體檢”畫完整張圖紙后別急著去擺PCB。先運(yùn)行編譯得到項(xiàng)目編譯報(bào)告和ERC結(jié)果。KiCad里運(yùn)行“檢查電氣規(guī)則”ERC的快捷鍵是Alt E然后R報(bào)告會(huì)列出所有錯(cuò)誤和警告。ERC項(xiàng)目面板會(huì)分幾類錯(cuò)誤嚴(yán)重問題必須修復(fù)如電源短路、輸出對(duì)輸出警告潛在風(fēng)險(xiǎn)比如輸入引腳未連接、網(wǎng)絡(luò)沒有任何驅(qū)動(dòng)未連接引腳引腳符號(hào)上帶X標(biāo)記表示故意未連接我處理ERC的流程是先修錯(cuò)誤再逐條分析警告。有些警告確實(shí)是故意這樣設(shè)計(jì)的比如某些NC引腳No Connect就靠未連接符號(hào)來標(biāo)記只要在編譯器里忽略或者加說明就行。但有一種警告千萬不要忽視“網(wǎng)絡(luò)上有多個(gè)驅(qū)動(dòng)源”。這代表網(wǎng)絡(luò)上有兩個(gè)引腳在同時(shí)嘗試驅(qū)動(dòng)同一個(gè)信號(hào)通常是兩個(gè)MCU引腳被接到了同一個(gè)網(wǎng)絡(luò)可能引起總線沖突。4.5 導(dǎo)出BOM、網(wǎng)表、PDF交付的最后一公里原理圖畫完后輸出文件是日常工作中最重要的“成果物”最常見的輸出有三類BOM表、網(wǎng)表、PDF。BOM表BOM是采購和貼片的基礎(chǔ)里面至少要有位號(hào)、元件名稱、規(guī)格、封裝、數(shù)量。導(dǎo)出后最好再用Excel做一次整理刪除多余的空白列、統(tǒng)一單位。有些EDA支持導(dǎo)出模板建議按公司規(guī)范配置好別每次手工改。網(wǎng)表網(wǎng)表是連接原理圖與PCB的橋梁。在KiCad里直接用“生成網(wǎng)表”功能輸出.net文件然后到PCB編輯器里導(dǎo)入。注意每次原理圖修改后都要重新生成網(wǎng)表并同步到PCB否則容易漏掉新增元件或連接。PDF圖紙PDF用于評(píng)審、歸檔、與合作方溝通。導(dǎo)出時(shí)建議把網(wǎng)格隱藏、把圖紙邊框和標(biāo)題欄顯示出來導(dǎo)出的清晰度設(shè)置為高質(zhì)量。我習(xí)慣把每一頁原理圖都導(dǎo)出為一個(gè)單獨(dú)的PDF作為設(shè)計(jì)評(píng)審材料。5. 我踩過的坑原理圖常見問題與排查實(shí)錄5.1 五個(gè)高發(fā)錯(cuò)誤我?guī)缀醵挤高^電氣工程師畫原理圖最容易犯錯(cuò)的地方其實(shí)非常集中。我總結(jié)了自己和其他同事在評(píng)審時(shí)反復(fù)出現(xiàn)的五個(gè)問題錯(cuò)誤一電源符號(hào)和普通網(wǎng)絡(luò)名沖突。比如在一個(gè)原理頁里用3V3電源符號(hào)又在另一個(gè)頁面里手動(dòng)放一個(gè)網(wǎng)絡(luò)標(biāo)簽叫3V3兩個(gè)網(wǎng)絡(luò)雖然名字相近但在EDA里是完全不同的網(wǎng)絡(luò)導(dǎo)致電源在PCB上“看似連接實(shí)際斷開”。這類錯(cuò)誤在ERC里往往不會(huì)報(bào)錯(cuò)最坑人。我的解決辦法是統(tǒng)一全工程的電源命名規(guī)范要么全部用電源符號(hào)要么全部用網(wǎng)絡(luò)標(biāo)簽不能混著來。錯(cuò)誤二極性電容方向性標(biāo)注不明。鉭電容和電解電容的極性符號(hào)在原理圖上并不算醒目尤其是當(dāng)圖紙密集時(shí)很容易把正負(fù)極放反。后來我養(yǎng)成一個(gè)習(xí)慣所有帶極性元件在放置之后立刻在原理圖上用文字注釋“上正下負(fù)”或“左邊正右邊負(fù)”給PCB階段做參考。錯(cuò)誤三位號(hào)重復(fù)或者漏號(hào)。手動(dòng)放置大量元件時(shí)特別容易復(fù)制粘貼后忘記改位號(hào)。解決方法是堅(jiān)持使用EDA的自動(dòng)位號(hào)分配功能并在編譯ERC時(shí)檢查位號(hào)重復(fù)項(xiàng)。錯(cuò)誤四網(wǎng)絡(luò)標(biāo)簽拼寫錯(cuò)誤。比如I2C_SCL和I2C_SLC肉眼幾乎看不出差別但網(wǎng)絡(luò)卻分成了兩個(gè)。這是分頁設(shè)計(jì)中極其高發(fā)的錯(cuò)誤我通常在評(píng)審前做一次全工程網(wǎng)絡(luò)名清單的檢查。錯(cuò)誤五引腳方向理解錯(cuò)誤。比如芯片手冊(cè)里輸入輸出引腳標(biāo)注方式不同或者邏輯門符號(hào)里PAD不是1腳、2腳。我自己就曾把一個(gè)NPN三極管的基極、集電極弄反導(dǎo)致整個(gè)單元電路功能不符。這個(gè)問題的良藥是放置完每個(gè)有方向的器件后花10秒對(duì)照一下手冊(cè)的實(shí)際引腳位置再繼續(xù)畫。5.2 從“畫完”到“能打樣”復(fù)盤一次典型失誤記得有一次指導(dǎo)一個(gè)學(xué)生做STM32最小系統(tǒng)板他把原理圖畫完了ERC也沒有任何錯(cuò)誤直接生成網(wǎng)表投了PCB打樣。結(jié)果樣板回來板子完全不工作查了很久。最后發(fā)現(xiàn)問題出在電源部分他用了SMT的AMS1117-3.3穩(wěn)壓器但在原理圖里把VIN和VOUT接反了雖然符號(hào)上標(biāo)了1和3他自己沒去核對(duì)器件手冊(cè)引腳順序。這類器件不同封裝、不同廠家的引腳順序可能完全不一樣原理圖庫里同型號(hào)的符號(hào)其引腳定義未必和實(shí)際買的片子一致。從那以后我就堅(jiān)持每個(gè)電源芯片、連接器、防護(hù)器件的符號(hào)放置出來后要在旁邊寫“封裝引腳順序請(qǐng)以實(shí)際廠商手冊(cè)為準(zhǔn)”并在Review環(huán)節(jié)要求對(duì)照型號(hào)手冊(cè)逐腳確認(rèn)。這種做法看似麻煩但對(duì)避免整板報(bào)廢太關(guān)鍵了。5.3 高頻問題排查速查表現(xiàn)象可能原因排查方式ERC報(bào)“電源網(wǎng)絡(luò)短路”兩個(gè)電源符號(hào)被同名網(wǎng)絡(luò)連在一起檢查電源符號(hào)的網(wǎng)絡(luò)名確認(rèn)唯一的電壓軌ERC報(bào)“引腳輸出連輸出”邏輯門的輸出腳誤接到網(wǎng)絡(luò)查看網(wǎng)絡(luò)列表里的驅(qū)動(dòng)源刪除錯(cuò)誤連接ERC報(bào)“網(wǎng)絡(luò)只有一個(gè)引腳”漏接導(dǎo)線或網(wǎng)絡(luò)標(biāo)簽信號(hào)懸空在PDF里高亮該網(wǎng)絡(luò)順藤摸瓜檢查連接點(diǎn)PCB上電容位置錯(cuò)亂原理圖符號(hào)和封裝不匹配檢查符號(hào)-封裝映射重點(diǎn)確認(rèn)極性元件封裝供電電壓符合預(yù)期但芯片不工作時(shí)鐘、復(fù)位、使能腳懸空用萬用表逐腳確認(rèn)關(guān)鍵引腳電平對(duì)照手冊(cè)檢查上電后某個(gè)模塊燒毀電解電容極性接反或電壓超限測(cè)量供電軌電壓檢查極性元件方向核實(shí)器件耐壓BOM缺料或型號(hào)錯(cuò)誤原理圖里Value字段不完整導(dǎo)出前統(tǒng)一檢查Value、Manufacturer、MPN字段排查問題的方法論其實(shí)很簡單先看原理圖再看ERC報(bào)告最后才去碰實(shí)物。原理圖總是最上游如果原理圖里連接就是錯(cuò)的PCB就算畫得再漂亮也白搭。最后再分享一點(diǎn)個(gè)人經(jīng)驗(yàn)我畫原理圖到現(xiàn)在最大的收獲不是學(xué)會(huì)了一個(gè)軟件而是養(yǎng)成了一種“把問題提前暴露在紙上”的習(xí)慣。原理圖階段每多花十分鐘認(rèn)真確認(rèn)、注釋、檢查PCB階段可能就能少花幾個(gè)通宵去debug。很多初學(xué)者覺得畫出連線就算完成但我建議你把每一頁原理圖都當(dāng)成要交給外人審閱的“設(shè)計(jì)說明書”來對(duì)待——改好命名、寫清楚注釋、跑通ERC、導(dǎo)出規(guī)范文件。這套流程練熟了你會(huì)發(fā)現(xiàn)自己畫板子的效率和質(zhì)量一起提上去了。如果這篇文章里哪條對(duì)你有啟發(fā)或者你在畫圖時(shí)遇到什么奇葩問題歡迎在評(píng)論區(qū)聊聊一個(gè)人琢磨容易鉆牛角尖互相提醒能少走很多彎路。